Hierarchical Gate-Level Verification of Speed-Independent Circuits

机译：与速度无关的电路的分层门级验证

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Oriol Roig; Jordi Cortadella; Enric Pastor;
展开▼
作者单位

展开▼
年度 1995
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Verification of speed-independent data-path circuits [J] . Weih D.T., Greenstreet M.R. IEE proceedings. Part E . 1996,第5期

机译：验证与速度无关的数据路径电路
2. Efficient Verification of Hazard-Freedom in Gate-Level Timed Asynchronous Circuits [J] . Curtis A. Nelson, Chris J. Myers, Tomohiro Yoneda IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2007,第期

机译：门级定时异步电路中的无危险性的有效验证
3. Verification and Violation Correction of Timing Constraints for Gate-Level Asynchronous Circuits [J] . METEHAN OEZCAN, MASASHI IMAI, HIROSHI NAKAMURA, 情報処理学会論文誌 . 2003,第5期

机译：门级异步电路时序约束的验证和违反校正
4. Hierarchical gate-level verification of speed-independent circuits [C] . Roig, O., Cortadella, . 1995

机译：与速度无关的电路的分层门级验证
5. Induced hierarchical verification of asynchronous circuits using a partial order technique. [D] . Vakilotojar, Vida. 2000

机译：使用偏序技术对异步电路进行分层验证。
6. Neural Circuits: Control of excitatory hierarchical circuits by parvalbumin-FS basket cells in layer 5 of the frontal cortex: insights for cortical oscillations [O] . Yasuo Kawaguchi, Takeshi Otsuka, Mieko Morishima, -1

机译：神经回路：通过额叶皮层第5层中的小白蛋白-FS篮细胞控制兴奋性分级回路：皮质振荡的见解
7. Sufficient Conditions for Correct Gate-Level Speed-Independent Circuits [O] . Peter A. Beerel, Jerry R. Burch, Teresa H.-Y. Meng 1994

机译：正确的门级速度无关电路的充分条件
8. Specification and Verification of Gate-Level VHDL Models of Synchronous andAsynchronous Circuits [R] . Russinoff, D. M. 1995

机译：同步和异步电路门级VHDL模型的规范和验证

Hierarchical Gate-Level Verification of Speed-Independent Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅